1.本发明涉及半导体工艺技术领域，半导备方半导尤其涉及一种半导体制备方法及半导体结构
。体制体结
背景技术：
2.氮化镓
(gan)
是法及一种
iii-v
族化合物半导体，由镓原子和氮原子组成
。构流
与传统半导体材料如硅
、半导备方半导
锗等不同，体制体结氮化镓半导体具有高电子迁移率
、法及
高热传导性能等优点，构流因此在化学
、半导备方半导
电子
、体制体结
光学等领域有着广泛的法及应用
。
3.常见的构流氮化镓半导体器件由下至上依次包括：氮化镓外延层
、
源极
/
漏极
、半导备方半导
栅极
、体制体结
钝化层和场板金属层
。法及
其中，氮化镓外延层由下而上依次包括：硅
(si)
衬底
、
氮化镓
(gan)
层
、
氮化铝镓
(algan)
层和
p
型氮化镓
(p-gan)
层
。
4.目前的氮化镓半导体器件的栅极工艺主要包括以下步骤：
1、
栅极金属及电介质层沉积；
2、
光刻工艺定义栅极金属图形；
3、
干法刻蚀栅极金属及
p
型氮化镓；
4、
湿法刻蚀形成栅极结构
。
其中，湿法刻蚀的过程中所用的酸碱溶液反应过程极易引入副产物污染源，吸附在氮化镓外延层界面的氮化铝镓
、p
型氮化镓或栅极表面，同时湿法刻蚀会损伤金属栅极，影响氮化镓半导体器件的可靠性
。
技术实现要素：
5.本发明提供一种栅极工艺制备方法，用以解决现有技术中副产物污染源易吸附在氮化镓外延层界面的缺陷，实现氮化镓半导体器件可靠性的提升
。
6.本发明提供一种半导体制备方法，包括：
7.在
p
型氮化镓表面形成第一介电层，对所述第一介电层进行刻蚀以形成栅极图形；
8.形成第二介电层，对所述第二介电层进行无掩膜刻蚀，使所述栅极图形两侧形成第二介电层残留，并刻蚀掉非第二介电层覆盖区域的
p
型氮化镓，以暴露出氮化铝镓；
9.形成钝化层，并在氮化铝镓所在区域表面的钝化层上形成源极和漏极，所述源极和漏极通过接触孔与氮化铝镓连接；
10.刻蚀所述栅极图形并形成栅极金属填充孔，直至暴露出
p
型氮化镓，在所述栅极金属填充孔内形成栅极金属，以形成栅极；
11.形成第三介电层，并在所述第三介电层上分别形成所述源极
、
漏极和栅极的后段金属连线
。
12.根据本发明提供的一种半导体制备方法，所述在
p
型氮化镓表面形成第一介电层，对所述第一介电层进行刻蚀以形成栅极图形，包括：
13.在
p
型氮化镓表面形成氮化镓钝化层；
14.通过等离子增强化学气相沉积法在所述氮化镓钝化层形成第一介电层；
15.通过光刻工艺在所述第一介电层定义栅极区域，并通过干法刻蚀对非光刻胶覆盖区域进行刻蚀以形成栅极图形；
16.清洗栅极刻蚀生成的副产物
。
17.根据本发明提供的一种半导体制备方法，所述形成第二介电层，对所述第二介电层进行无掩膜刻蚀，使所述栅极图形两侧形成第二介电层残留，并刻蚀掉非第二介电层覆盖区域的
p
型氮化镓，以暴露出氮化铝镓，包括：
18.通过等离子增强化学气相沉积法形成第二介电层；
19.对所述第二介电层进行无掩膜刻蚀，使所述栅极图形两侧形成第二介电层残留；
20.将所述第二介电层残留作为
p
型氮化镓的硬掩膜层，刻蚀掉非第二介电层覆盖区域的
p
型氮化镓
。
21.根据本发明提供的一种半导体制备方法，所述第二介电层残留的宽度为
60
～
70nm。
22.根据本发明提供的一种半导体制备方法，所述形成钝化层，并在氮化铝镓所在区域表面的钝化层上形成源极和漏极，所述源极和漏极通过接触孔与氮化铝镓连接，包括：
23.形成应变层，并在所述应变层形成钝化层；
24.在氮化铝镓所在区域表面的钝化层的源极区域和漏极区域分别形成源极接触孔和漏极接触孔；
25.形成金属层；
26.通过光刻工艺刻蚀所述金属层，保留源极区域和漏极区域的叠层金属，以形成源极和漏极，所述源极和漏极分别通过源极接触孔和漏极接触孔与氮化铝镓连接；
27.对所述源极和漏极进行高温退火处理
。
28.根据本发明提供的一种半导体制备方法，所述钝化层的厚度为
350
～
400
埃，所述金属层为叠层金属层，所述叠层金属层包括依次连接的底层钛金属
、
夹层铝金属和顶层钛金属
。
29.根据本发明提供的一种半导体制备方法，所述刻蚀所述栅极图形并形成栅极金属填充孔，直至暴露出
p
型氮化镓，在所述栅极金属填充孔内形成栅极金属，以形成栅极，包括：
30.通过光刻工艺刻蚀所述栅极图形，以暴露出所述栅极图形内的第一介电层；
31.采用湿法刻蚀溶液纵向刻蚀所述栅极图形内的第一介电层并形成栅极金属填充孔，直至暴露出
p
型氮化镓；
32.通过磁控溅射法形成栅极金属层，通过光刻工艺，刻蚀所述栅极金属层，以在所述栅极图形区域形成栅极
。
33.根据本发明提供的一种半导体制备方法，所述通过磁控溅射法形成栅极金属层，通过光刻工艺，刻蚀所述栅极金属层，以在所述栅极图形区域形成栅极，包括：
34.通过磁控溅射法形成栅极金属层，通过光刻工艺，刻蚀所述栅极金属层，以在所述栅极图形区域形成栅极，根据所述栅极同时定义场板结构，以调制所述漏极至栅极的电场强度
。
35.根据本发明提供的一种半导体制备方法，所述第一介电层的材料为氧化硅，所述第一介电层的厚度为
1000
～
1500
埃，所述第二介电层的材料为氮化硅，所述第二介电层的厚度为
800
～
1200
埃，所述第三介电层的材料为氧化硅
。
36.本发明还提供一种半导体结构，包括：氮化铝镓
、
栅极台阶
、
应变层
、
钝化层
、
栅极
、
源极和漏极；
37.所述栅极台阶包括：
p
型氮化镓和第二介电层，所述第二介电层形成于
p
型氮化镓表面，所述
p
型氮化镓形成于氮化铝镓表面栅极位置；
38.所述应变层形成于第二介电层表面，所述钝化层形成于应变层表面，所述源极和漏极形成于钝化层表面，并分别通过接触孔与氮化铝镓连接，所述钝化层通过蚀刻暴露出
p
型氮化镓，以形成栅极金属填充孔，所述栅极金属填充孔内形成有栅极金属，以形成栅极；
39.所述第三介电层形成于栅极金属表面，所述第三介电层上分别形成所述源极
、
漏极和栅极的后段金属连线
。
40.本发明提供的一种半导体制备方法，通过第一介电层定义出栅极图形，以避免引入金属污染源的问题
。
而后引入第二介电层在栅极图形两侧形成第二介电层残留，形成与栅极图形和
p
型氮化镓的台阶区域，以保护
p
型氮化镓表面，避免湿法刻蚀过程引入界面污染
。
制备完源极和漏极后，利用第一介电层和第二介电层不同材料的湿法刻蚀选择比，刻蚀栅极图形并形成栅极金属填充孔，直至暴露出
p
型氮化镓，实现栅极自对准，避免了在氮化铝镓
、p
型氮化镓或栅极表面引入副产物污染源，并在栅极金属填充孔内形成栅极金属，以形成栅极
。
同时将栅极金属制备顺序转移到外延层钝化之后制备，避免了金属离子对外延层界面的污染作用
。
本发明解决了现有技术中副产物污染源易吸附在氮化镓外延层界面的缺陷，实现了氮化镓半导体器件可靠性的提升
。
附图说明
41.为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
42.图1是本发明提供的半导体制备方法的流程示意图；
43.图2是本发明提供的半导体制备方法的工艺示意图之一；
44.图3是本发明提供的半导体制备方法的工艺示意图之二；
45.图4是本发明提供的半导体制备方法的工艺示意图之三；
46.图5是本发明提供的半导体制备方法的工艺示意图之四
。
47.附图标记：第一介电层
1、
第二介电层
2、
第三介电层
3、
栅极
4、
源极
5、
漏极
6、p
型氮化镓
7、
氮化铝镓
8、
氮化镓
9、
衬底
10、
氮化镓钝化层
11、
钝化层
12、
应变层
13、
栅极金属
14。
具体实施方式
48.为使本发明的目的
、
技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例
。
基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围
。
49.下面结合图
1-图5描述本发明的半导体制备方法
。
50.如图1所示，本发明的第一实施例提供一种半导体制备方法，具体包括以下步骤：
51.步骤
s1
：在
p
型氮化镓7表面形成第一介电层1，对所述第一介电层1进行刻蚀以形成栅极图形
。
52.首先在氮化镓9外延层的
p
型氮化镓7表面形成第一介电层1，对第一介电层1进行蚀刻以形成栅极图形，以避免引入金属污染源的问题，并为后续的栅极4加工拟定区域
。
53.步骤
s2
：形成第二介电层2，对所述第二介电层2进行无掩膜刻蚀，使所述栅极图形两侧形成第二介电层2残留，并刻蚀掉非第二介电层2覆盖区域的
p
型氮化镓7，以暴露出氮化铝镓
8。
54.然后形成第二介电层2，对第二介电层2进行无掩膜刻蚀，使其在栅极图形两侧形成第二介电层2残留，并刻蚀掉非第二介电层2覆盖区域的
p
型氮化镓7，以暴露出氮化铝镓8，其中，刻蚀溶液对第一介电层1和第二介电层2的刻蚀速率不同，以形成与栅极图形和
p
型氮化镓7的台阶区域，以保护
p
型氮化镓7表面，避免湿法刻蚀过程引入界面污染，此时栅极图形形成介电层和
p
型氮化镓7组合的复合栅极4结构
。
55.步骤
s3
：形成钝化层
12
，并在氮化铝镓8所在区域表面的钝化层
12
上形成源极5和漏极6，所述源极5和漏极6通过接触孔与氮化铝镓8连接
。
56.此时形成钝化层
12
，并在氮化铝镓8所在区域表面的钝化层
12
上形成源极5和漏极6，以制备源极5和漏极6，且源极5和漏极6通过接触孔与氮化铝镓8连接
。
57.步骤
s4
：刻蚀所述栅极图形并形成栅极金属
14
填充孔，直至暴露出
p
型氮化镓7，在所述栅极金属
14
填充孔内形成栅极金属
14
，以形成栅极
4。
58.制备完源极5和漏极6后，利用第一介电层1和第二介电层2不同材料的湿法刻蚀选择比，刻蚀栅极图形并形成栅极金属
14
填充孔，直至暴露出
p
型氮化镓7，实现栅极4自对准，避免了在氮化铝镓
8、p
型氮化镓7或栅极4表面引入副产物污染源，并在栅极金属
14
填充孔内形成栅极金属
14
，以形成栅极
4。
59.步骤
s5
：形成第三介电层3，并在所述第三介电层3上分别形成所述源极
5、
漏极6和栅极4的后段金属连线
。
60.最后形成第三介电层3，并在第三介电层3上分别形成源极
5、
漏极6和栅极4的源极5金属连线
、
漏极6金属连线和栅极金属
14
连线，得到氮化镓9半导体器件成品
。
61.本发明实施例提供的一种半导体制备方法，通过第一介电层1定义出栅极图形，以避免引入金属污染源的问题
。
而后引入第二介电层2在栅极图形两侧形成第二介电层2残留，形成与栅极图形和
p
型氮化镓7的台阶区域，以保护
p
型氮化镓7表面，避免湿法刻蚀过程引入界面污染
。
制备完源极5和漏极6后，利用第一介电层1和第二介电层2不同材料的湿法刻蚀选择比，刻蚀栅极图形并形成栅极金属
14
填充孔，直至暴露出
p
型氮化镓7，实现栅极4自对准，避免了在氮化铝镓
8、p
型氮化镓7或栅极4表面引入副产物污染源，并在栅极金属
14
填充孔内形成栅极金属
14
，以形成栅极
4。
同时将栅极金属
14
制备顺序转移到外延层钝化之后制备，避免了金属离子对外延层界面的污染作用
。
本发明解决了现有技术中副产物污染源易吸附在氮化镓9外延层界面的缺陷，实现了氮化镓9半导体器件可靠性的提升
。
62.本实施例中，所述在
p
型氮化镓7表面形成第一介电层1，对所述第一介电层1进行刻蚀以形成栅极图形，包括：
63.在
p
型氮化镓7表面形成氮化镓钝化层
11
；
64.通过等离子增强化学气相沉积法在所述氮化镓钝化层
11
形成第一介电层1；
65.通过光刻工艺在所述第一介电层1定义栅极区域，并通过干法刻蚀对非光刻胶覆盖区域进行刻蚀以形成栅极图形；
66.清洗栅极4刻蚀生成的副产物
。
67.如图2所示，图
2(a)
为待加工的氮化镓9外延层，由下而上依次包括：衬底
10、
氮化镓
9、
氮化铝镓8和
p
型氮化镓
7。
首先在
p
型氮化镓7表面形成氮化镓钝化层
11
，然后采用等离子增强化学气相沉积法在氮化镓钝化层
11
形成第一介电层1，结果如图
2(b)
所示
。
其中，第一介电层1的材料为氧化硅，其厚度为
1000
～
1500
埃
。
在第一介电层1通过光刻工艺利用掩膜板曝光定义出栅极区域，光刻胶厚度
10k
埃，曝光能量
350
～
400mj/cm2
，栅极4线宽可由曝光能量调制，最终线宽尺寸目标值为
0.3um。
然后通过干法蚀刻对非光刻胶覆盖区域进行刻蚀以形成栅极图形，同时会生成有机物副产物，采用硫酸混合溶液加清水刷洗进行清洗，去除表面的杂质物后，结果如图
2(c)
所示
。
通过以上步骤能够避免引入金属污染源的问题，并为后续的栅极4加工拟定区域
。
68.本实施例中，所述形成第二介电层2，对所述第二介电层2进行无掩膜刻蚀，使所述栅极图形两侧形成第二介电层2残留，并刻蚀掉非第二介电层2覆盖区域的
p
型氮化镓7，以暴露出氮化铝镓8，包括：
69.通过等离子增强化学气相沉积法形成第二介电层2；
70.对所述第二介电层2进行无掩膜刻蚀，使所述栅极图形两侧形成第二介电层2残留；
71.将所述第二介电层2残留作为
p
型氮化镓7的硬掩膜层，刻蚀掉非第二介电层2覆盖区域的
p
型氮化镓
7。
72.如图
3(a)
所示，通过等离子增强化学气相沉积法形成第二介电层2，该第二介电层2采用与第一介电层1不同的材料，才可通过不同材料的湿法刻蚀选择比在后续的工艺中实现栅极氧化物的湿法去除，从而填充金属材料形成最终的栅极4结构，本实施例中第二介电层2的材料为氮化硅，其物理厚度范围为
800
～
1200
埃
。
第二介电层2沉积完成后通过无掩膜刻蚀方式直接对第二介电层2进行刻蚀，最终会在栅极图形两侧形成第二介电层2残留，形成与栅极图形和
p
型氮化镓7的台阶区域，以保护
p
型氮化镓7表面，避免湿法刻蚀过程引入界面污染
。
将第二介电层2残留作为
p
型氮化镓7刻蚀的硬掩模层，刻蚀掉非第二介电层2覆盖区域的
p
型氮化镓7，从而使栅极图形形成氧化物介电层和
p
型氮化镓7组合的复合栅极4结构
(
在刻蚀完形成残留结构时，在第一介电层1顶部会有部分第二介电层2残留，这部分会在后面的制程中刻蚀掉，图中没有展示
)
，结果如图
3(b)
所示
。
73.本实施例中，所述第二介电层2残留的宽度为
60
～
70nm。
74.控制第二介电层2残留的宽度为
60
～
70nm
，即栅极氧化物和
p
型氮化镓所形成的台阶的整体宽度
。
便于作为
p
型氮化镓7刻蚀的硬掩模层，刻蚀掉非第二介电层2覆盖区域的
p
型氮化镓7，从而使栅极图形形成氧化物介电层和
p
型氮化镓7组合的复合栅极4结构
。
75.本实施例中，所述形成钝化层
12
，并在氮化铝镓8所在区域表面的钝化层
12
上形成源极5和漏极6，所述源极5和漏极6通过接触孔与氮化铝镓8连接，包括：
76.形成应变层
13
，并在所述应变层
13
形成钝化层
12
；
77.在氮化铝镓8所在区域表面的钝化层
12
的源极5区域和漏极6区域分别形成源极5接触孔和漏极6接触孔；
78.形成金属层；
79.通过光刻工艺刻蚀所述金属层，保留源极5区域和漏极6区域的叠层金属，以形成
源极5和漏极6，所述源极5和漏极6分别通过源极5接触孔和漏极6接触孔与氮化铝镓8连接；
80.对所述源极5和漏极6进行高温退火处理
。
81.如图
3(c)
所示，形成应变层
13
，然后钝化处理形成钝化层
12。
通过光刻工艺
、
干法刻蚀和磁控溅射镀膜工艺，形成源极5接触孔和漏极6接触孔，紧接着形成金属层
。
对金属层进行光刻和刻蚀，保留源极5区域和漏极6区域的叠层金属，以形成源极5和漏极
6。
其中光刻的程序包括涂胶
、
曝光和显影，形成了最终的源极5和漏极
6。
源极5和漏极6分别通过源极5接触孔和漏极6接触孔直接连接氮化铝镓
8。
最后需要对源极5和漏极6进行高温退火处理，以形成合金欧姆接触，降低电阻同时修复刻蚀损伤，其中，退火温度为
830
～
850℃
，结果如图
4(a)
所示
。
82.本实施例中，所述钝化层
12
的厚度为
350
～
400
埃，所述金属层为叠层金属层，所述叠层金属层包括依次连接的底层钛金属
、
夹层铝金属和顶层钛金属
。
83.控制钝化层
12
的厚度为
350
～
400
埃，以调节器件的整体盈利
。
其中，金属层为叠层金属层，包括依次连接的底层钛金属
、
夹层铝金属和顶层钛金属，其中，底层钛金属的厚度为
180
埃，夹层铝金属的厚度为
1400
埃，顶层钛金属的厚度为
200
埃
。
通过叠层金属层的结构设置，用以调整器件整体的应力分布，同时降低接触电阻
。
84.本实施例中，所述刻蚀所述栅极图形并形成栅极金属
14
填充孔，直至暴露出
p
型氮化镓7，在所述栅极金属
14
填充孔内形成栅极金属
14
，以形成栅极4，包括：
85.通过光刻工艺刻蚀所述栅极图形，以暴露出所述栅极图形内的第一介电层1；
86.采用湿法刻蚀溶液纵向刻蚀所述栅极图形内的第一介电层1并形成栅极金属
14
填充孔，直至暴露出
p
型氮化镓7；
87.通过磁控溅射法形成栅极金属
14
层，通过光刻工艺，刻蚀所述栅极金属
14
层，以在所述栅极图形区域形成栅极
4。
88.如图
4(b)
所示，通过光刻工艺以及干法刻蚀，刻蚀栅极区域，使栅极图形内的第一介电层1，即栅极氧化物暴露出来
。
采用湿法刻蚀溶液纵向刻蚀栅极图形内的第一介电层1并形成栅极金属
14
填充孔，直至暴露出
p
型氮化镓7，实现栅极4自对准，避免了在氮化铝镓
8、p
型氮化镓7或栅极4表面引入副产物污染源
。
本实施例中采用稀释的氢氟酸溶液对栅极氧化物进行湿法刻蚀，时间为
30
秒，由于氢氟酸对第一介电层1氧化硅和第二介电层2氮化硅的刻蚀速率不一样，因此氧化硅会被优先刻蚀完成，形成栅极金属
14
填充孔，用来填充栅极金属
14
层，该栅极金属
14
层采用钛金属复合材料，通过磁控溅射法在
7kw
的功率下沉积厚度为
1000
埃
。
通过光刻工艺，刻蚀栅极金属
14
层，以在栅极图形区域形成栅极4，结果如图
4(c)
所示
。
由于外延层界面表面活性大极易吸附杂质物，本实施例将栅极金属
14
制备顺序转移到外延层钝化之后制备，避免了金属离子对外延层界面的污染作用，有效避免缺陷对器件可靠性的影响
。
89.本实施例中，所述通过磁控溅射法形成栅极金属
14
层，通过光刻工艺，刻蚀所述栅极金属
14
层，以在所述栅极图形区域形成栅极4，包括：
90.通过磁控溅射法形成栅极金属
14
层，通过光刻工艺，刻蚀所述栅极金属
14
层，以在所述栅极图形区域形成栅极4，根据所述栅极4同时定义场板结构，以调制所述漏极6至栅极4的电场强度
。
91.如图
5(b)
所示，沉积完栅极金属
14
后利用光刻工艺定义金属栅区域，可同时定义
场板结构
(
图中
fp1
～
fp3)
用于调制漏极6至栅极4的电场强度，以节省光罩以及工艺流程，提升制程效率
。
92.本实施例中，所述第一介电层1的材料为氧化硅，所述第一介电层1的厚度为
1000
～
1500
埃，所述第二介电层2的材料为氮化硅，所述第二介电层2的厚度为
800
～
1200
埃，所述第三介电层3的材料为氧化硅
。
93.刻蚀溶液对氧化物和氮化物的刻蚀选择比较高，在实现后栅工艺过程中，实现栅极4自对准，避免了在氮化铝镓
8、p
型氮化镓7或栅极4表面引入副产物污染源
。
94.第一介电层1的材料为氧化硅，厚度控制为
1000
～
1500
埃，第二介电层2的材料为氮化硅，厚度控制为
800
～
1200
埃
。
室温下采用
20:1
稀释的氢氟酸溶液作为刻蚀溶液，该溶液对氧化硅和氮化硅的刻蚀选择比为
20:1,
即氧化硅的刻蚀速率约为
200
埃
/min,
氮化硅的刻蚀速率约为
10
埃
/min
，基于不同的氢氟酸浓度，以及对两种材料的膜层质量的控制，使得刻蚀选择比是可控的
。
第三介电层3的材料为氧化硅，具备优秀的的绝缘性能和化学稳定性
。
如图
5(a)
所示，通过等离子体增强化学气相沉积法形成第三介电层3，在第三介电层3上分别形成源极
5、
漏极6和栅极4的金属通孔并沉积金属结构以形成后段金属连线，得到氮化镓9半导体器件成品，结果如图
5(b)
所示
。
95.本发明的第二实施例还提供一种半导体结构，包括：氮化铝镓
8、
栅极台阶
、
应变层
13、
钝化层
12、
栅极
4、
源极5和漏极6；
96.所述栅极台阶包括：
p
型氮化镓7和第二介电层2，所述第二介电层2形成于
p
型氮化镓7表面，所述
p
型氮化镓7形成于氮化铝镓8表面栅极位置；
97.所述应变层
13
形成于第二介电层2表面，所述钝化层
12
形成于应变层
13
表面，所述源极5和漏极6形成于钝化层
12
表面，并分别通过接触孔与氮化铝镓8连接，所述钝化层
12
通过蚀刻暴露出
p
型氮化镓7，以形成栅极金属填充孔，所述栅极金属填充孔内形成有栅极金属
14
，以形成栅极4；
98.所述第三介电层3形成于栅极金属
14
表面，所述第三介电层3上分别形成所述源极
5、
漏极6和栅极4的后段金属连线
。
99.如图
5(b)
所示，通过上述步骤制备的栅极图形和
p
型氮化镓7的台阶区域，能够保护
p
型氮化镓7表面，避免湿法刻蚀过程引入界面污染
。
刻蚀溶液对第一介电层1和第二介电层2的刻蚀速率不同，将第二介电层2残留作为
p
型氮化镓7刻蚀的硬掩模层，刻蚀掉非第二介电层2覆盖区域的
p
型氮化镓7，从而使栅极图形形成氧化物介电层和
p
型氮化镓7组合的复合栅极4结构的台阶区域，以保护
p
型氮化镓7表面
。
相比于传统工艺通过掩模版来定义金属栅极的图形，形貌单一且只能够调控金属栅极的横向线宽，本发明制备的金属栅极结构可以通过前层结构在不同的湿法刻蚀选择比的作用下
,
形成台阶状的栅极结构，且台阶宽度和高度可通过制程参数优化来调制以匹配最优器件性能
。
本发明所制备的台阶状栅极结构可以用来调制漏极到栅极的电场分布从而提升器件性能
。
100.最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围
。